主讲人：武成岗

时间：6月8日下午15:30

地点：北二区517

主讲人介绍：

    武成岗，中科院计算所副研究员，中国计算机学会体系结构专委会委员、ACM会员。2001年毕业于中国科学院计算技术研究所, 获博士学位。长期从事动态编译技术研究，在“核高基”国家重大专项、国家自然科学基金和国家863 等项目的支持下，在二进制翻译和动态优化方面进行了较为深入的探索，并且取得了一些研究成果，部分成果发表在ACM Transaction on Architecture and Code Optimization、IEEE/ACM Symposium on Code Generation and Optimization、ACM Conference on Parallel Architectures and Compilation Techniques上。

报 告 简 介：

由于国外处理器厂商的专利限制，国产处理器基本上都采用了与X86不同的指令集体系结构（ISA，Instruction Set Architecture）。ISA的不兼容导致国产处理器的软件匮乏，影响它们在市场的推广。二进制翻译就是将一种上ISA的可执行程序，通过软件手段，使之在另一种ISA上执行。本课题组在该方向上取得了一些初步成果，将在本次报告中进行介绍。

另外，为了提升二进制翻译器的性能，我们探索了一系列优化技术。如：基于内存池的优化、非对齐访存的处理、和栈变量提升技术。其中，基于内存池的访存优化，是通过改善数据的局部性，提升程序的性能的。该项技术不但可以用于提升二进制翻译系统的性能，而且还可以提升普通可执行程序的性能。本次讲座还将针对该项优化技术，进行较为详细的介绍。